Diseño de un mezclador para aplicaciones de bajo consumo de potencia en la banda de Zigbee
En este artículo se presenta el análisis y diseño de un mezclador de bajo consumo de potencia para un transceptor en la banda de Zigbee (2.4-2.48GHz), donde dicho mezclador se diseñó utilizando un proceso de fabricación CMOS IBM de 130nm, siendo VDD=1.2V. Por otro lado, el circuito propuesto se basa...
| Autores principales: | , |
|---|---|
| Formato: | Artículo |
| Lenguaje: | español |
| Publicado: |
Universidad Autónoma de Nuevo León
2023
|
| Materias: | |
| Acceso en línea: | https://mdi.uanl.mx/index.php/revista/article/view/44 |
| Sumario: | En este artículo se presenta el análisis y diseño de un mezclador de bajo consumo de potencia para un transceptor en la banda de Zigbee (2.4-2.48GHz), donde dicho mezclador se diseñó utilizando un proceso de fabricación CMOS IBM de 130nm, siendo VDD=1.2V. Por otro lado, el circuito propuesto se basa en una topología doblemente balanceada de la celda de Gilbert, la cual consiste en un convertidor de voltaje a corriente (V-I), un bloque de interruptores de corriente y un convertidor de corriente a voltaje (I-V). Además, cabe señalar que el circuito se diseñó y simuló utilizando Cadence SpectreRF©, donde se obtuvo una respuesta de IIP3=4.7dBm, PDC=1.1mW, NF=21.2dB y Av=3dB. |
|---|---|
| Descripción Física: | Multidisciplinas de la Ingeniería; Vol. 2 Núm. 02 (2013): Octubre 2013 - Octubre 2014; 81-89 2395-843X |