Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA.
Este traba jo de investiga ión trata sobre implementar un sistema de en riptado mediante una tarjeta FPGA para la transmisión de informa ión de forma segura, utilizando la sin roniza ión maestro - es lavo, aprove hando el an ho de banda que ofre en los os iladores aóti os de orden fra ionario, para...
| Autor principal: | |
|---|---|
| Formato: | Tesis |
| Lenguaje: | Spanish / Castilian |
| Publicado: |
2016
|
| Acceso en línea: | http://eprints.uanl.mx/15768/1/1080237884.pdf |