Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA.
Este traba jo de investiga ión trata sobre implementar un sistema de en riptado mediante una tarjeta FPGA para la transmisión de informa ión de forma segura, utilizando la sin roniza ión maestro - es lavo, aprove hando el an ho de banda que ofre en los os iladores aóti os de orden fra ionario, para...
| Main Author: | |
|---|---|
| Format: | Tesis |
| Language: | Spanish / Castilian |
| Published: |
2016
|
| Online Access: | http://eprints.uanl.mx/15768/1/1080237884.pdf |
| _version_ | 1824348577337442304 |
|---|---|
| author | Cortés Preciado, Alfredo Daniel |
| author_facet | Cortés Preciado, Alfredo Daniel |
| author_sort | Cortés Preciado, Alfredo Daniel |
| collection | Tesis |
| description | Este traba jo de investiga ión trata sobre implementar un sistema de en riptado mediante una tarjeta FPGA para la transmisión de informa ión de forma segura, utilizando la sin roniza ión maestro - es lavo, aprove hando el an ho de banda que ofre en los os iladores aóti os de orden fra ionario, para ha er un en riptado e iente. Las simula iones on los os iladores aóti os de orden fra ionario son aproxima iones de sistemas en tiempo ontinuo aunque sean modeladas por e ua iones en diferen ias produ iendo una dinámi a aóti a. Se des riben del ampo de estudio de las redes omplejas, las dos on gura iones, y las simula iones se realizan utilizando la on gura ión bidire ional y la topología implementada es la de mundo pequeño. El algoritmo de mundo pequeño que se utiliza es el de Newman-Watts (NW) |
| first_indexed | 2025-02-06T03:24:40Z |
| format | Tesis |
| id | eptesis-15768 |
| institution | UANL |
| language | Spanish / Castilian |
| last_indexed | 2025-02-06T03:24:40Z |
| publishDate | 2016 |
| record_format | eprints |
| spelling | eptesis-157682020-01-15T20:23:10Z http://eprints.uanl.mx/15768/ Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. Cortés Preciado, Alfredo Daniel Este traba jo de investiga ión trata sobre implementar un sistema de en riptado mediante una tarjeta FPGA para la transmisión de informa ión de forma segura, utilizando la sin roniza ión maestro - es lavo, aprove hando el an ho de banda que ofre en los os iladores aóti os de orden fra ionario, para ha er un en riptado e iente. Las simula iones on los os iladores aóti os de orden fra ionario son aproxima iones de sistemas en tiempo ontinuo aunque sean modeladas por e ua iones en diferen ias produ iendo una dinámi a aóti a. Se des riben del ampo de estudio de las redes omplejas, las dos on gura iones, y las simula iones se realizan utilizando la on gura ión bidire ional y la topología implementada es la de mundo pequeño. El algoritmo de mundo pequeño que se utiliza es el de Newman-Watts (NW) 2016 Tesis NonPeerReviewed text es cc_by_nc_nd http://eprints.uanl.mx/15768/1/1080237884.pdf http://eprints.uanl.mx/15768/1.haspreviewThumbnailVersion/1080237884.pdf Cortés Preciado, Alfredo Daniel (2016) Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. Maestría thesis, Universidad Autónoma de Nuevo León. |
| spellingShingle | Cortés Preciado, Alfredo Daniel Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. |
| thumbnail | https://rediab.uanl.mx/themes/sandal5/images/tesis.png |
| title | Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. |
| title_full | Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. |
| title_fullStr | Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. |
| title_full_unstemmed | Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. |
| title_short | Implementación de un sistema de encriptado caótico de orden fraccionario en FPGA. |
| title_sort | implementacion de un sistema de encriptado caotico de orden fraccionario en fpga |
| url | http://eprints.uanl.mx/15768/1/1080237884.pdf |
| work_keys_str_mv | AT cortespreciadoalfredodaniel implementaciondeunsistemadeencriptadocaoticodeordenfraccionarioenfpga |